Samsung aloitti 3 nanometrin prosessin piirien toimitukset asiakkaille ensimmäisenä maailmassa

Eri transistorirakenteita.

Samsung aloitti piirien massatuotannon 3 nanometrin tuotantoprosessilla ensimmäisenä maailmassa kesäkuussa, ja nyt Samsung on ilmoittanut aloittaneensa 3 nanometrin piirien osalta myös toimitukset asiakkaille.

Samsung järjesti maanantaina tehtaallaan seremonian juhlistaakseen toimitusten alkamista. Tilaisuuteen osallistui Samsung-johdon ja työntekijöiden lisäksi muun muassa Etelä-Korean kauppa-, teollisuus- ja energiaministeri Changyang Lee.

Lähtökohtaisesti pienempi viivanleveys merkitsee parempaa energiatehokkuutta ja virrankulutusta sekä kääntäen parempaa suorituskykyä muun muassa korkeampien kellotaajuuksien mahdollistumisen kautta. Samanaikaisesti viivanleveyden pienentäminen käy jatkuvasti vaikeammaksi vaatien entistä hienostuneempia rakenteellisia ja tuotannollisia ratkaisuja.

Samsung on edellä kilpailevaa TSMC:tä 3 nanometrin käyttöönotossa. TSMC on ottamassa oman 3 nanometrin prosessinsa käyttöön myös vielä alkaen vuoden 2022 aikana. Käytännössä eri prosessit eivät kuitenkaan ole tekniseltä kehitykseltään välttämättä täysin vertailukelpoisia.

Samsungin tehtaalla juhlistettiin 3 nanometrin piirien toimitusten alkua.

Samsung on piirien sopimusvalmistuksessa markkinakakkonen selvän markkinajohtajan TSMC:n perässä. Tutkimusyhtiö TrendForcen mukaan TSMC:n markkinaosuus on ollut noin 54 prosenttia verrattuna Samsungin 16 prosenttiin.

3 nanometrin tuotanto alkoi aluksi Samsungin Hwaseongin tuotantolaitoksessa ja tarkoituksena on laajentaa sitä Pyeongtaekiin tulevaisuudessa.

Samsungin ensimmäisen sukupolven 3 nanometrin viivanleveys tuo 16 prosentin vähennyksen pinta-alassa sekä 23 prosenttia parantuneen suorituskyvyn tai 45 prosenttia alhaisemman virrankulutuksen verrattuna sen 5 nanometrin prosessilla valmistettuihin piireihin. 3 nanometrin tulevassa toisessa sukupolvessa vähennys pinta-alassa nousee 35 prosenttiin, parannus suorituskyvyssä 30 prosenttiin ja virrankulutus laskee jopa 50 prosentilla verrattuna 5 nanometrin prosessiin.

3 nanometrin prosessissa transistorirakenteessa hyödynnetään uutta Gate-All-Around (GAA) -mallia, joka on mahdollistanut koon pienentämisen yhdessä Samsungin ensi kertaa hyödyntämän MCBFET-mallin kanssa.

Vuonna 2023 Samsungilta odotetaan toisen sukupolven 3 nanometrin prosessia ja vuonna 2025 on puolestaan 2 nanometriin siirtymisen vuoro MCBFET-transistorirakenteen kera. Myös TSMC:n tähtäin 2 nanometrin osalta on vuodessa 2025.

Mainos: Noin 1 600 000 tuotteen hintavertailu ja hintaseuranta - katso Hinta.fistä mistä saat halvimmalla